RISC angl Reduced Instruction Set Computer centrinių procesorių architektūra pasižyminti paprastesne Sun UltraSPARC RISC

RISC (angl. Reduced Instruction Set Computer) – centrinių procesorių architektūra, pasižyminti paprastesne .

Palyginti su CISC, procesoriaus komandų daug mažiau (yra netgi teorinė RISC realizacija, turinti vieną komandą su vienu operandu), jos paprastesnės, dėl to jas įvykdyti užima mažiau centrinio procesoriaus ciklų. Kadangi nereikia kurti sudėtingo komandų rinkinio, galima tiksliai prognozuoti komandų vykdymo laiką (procesoriaus ciklais), inžinieriams lieka daugiau galimybių optimizuoti procesorius, ypač – konvejerinį komandų vykdymą. RISC komandos paprastai būna vieno ilgio, kiekviena komanda turi tik vieną arba du operandus. RISC procesoriuose naudojama daug bendrosios paskirties registrų, sudarančių . Adresacijos galimybės tokiuose procesoriuose paprastai būna smarkiai apribojamos: esant reikalui, tam tikras atminties puslapis perkeliamas į registrų langą arba atvirkščiai, tačiau komandų, tiesiogiai dirbančių su atmintyje esančiais duomenimis, nėra.

Populiariausi RISC procesoriai:

SPARC

Pastaruoju metu skirtumai tarp CISC ir RISC nyksta: daugelis RISC tipo procesorių įgyja sudėtingas komandas, kartais – netgi steką, tuo tarpu CISC procesoriai vis dažniau realizuojami, kaip RISC branduolį turintys CISC komandų rinkinio interpretatoriai.

Nuorodos

RISC ir CISC palyginimas 2006-06-18 iš Wayback Machine projekto.